AI計算を増やすほど、チップ間でデータを運ぶ電力と帯域が問題になります。電気回路の処理能力と、光通信の長距離・低損失を組み合わせる技術を、競争の階層ごとに見ます。
光電融合は、電子回路による計算・制御と、光回路によるデータ伝送を一つのシステム内で組み合わせる考え方です。従来の光通信でも電気と光は相互変換されますが、光電融合では変換点を基板上、パッケージ内、将来はチップ内へ近づけ、電気配線の距離を短くすることが重要になります。
AIサーバーではGPUやアクセラレーター同士が大量のデータを交換します。電気配線は高速になるほど信号損失が増え、補償回路や冷却にも電力が必要です。そこで、距離に強い光をチップの近くまで導き、帯域密度と電力効率を高めようとしています。
スイッチ前面の着脱式モジュールで電気と光を変換
基板上でASICの近くに光エンジンを配置
ASICやXPUと光エンジンを同一パッケージへ
演算回路の内部まで光の利用範囲を広げる
CPO（Co-Packaged Optics）は、スイッチASICやAIアクセラレーターと光エンジンを同じパッケージ基板へ実装する構成です。光I/Oはチップ間の入出力そのものを光へ置き換える考え方で、専用の光I/Oチップレットを計算チップの隣に置く方式も含みます。
シリコンフォトニクスは、シリコン加工技術を使って導波路や変調器などの光回路を集積する製造技術です。CPOや光I/Oを実現する有力手段ですが、レーザー、化合物半導体、先端パッケージ、DSPなど複数技術の組み合わせが必要です。
レーザー光源、化合物半導体、光ファイバーや接続部品を供給する層です。発光効率、寿命、温度特性、量産品質が光リンク全体の信頼性を左右します。
変調器、受光器、導波路などを集積し、電気信号と光信号を変換します。シリコンフォトニクスを使う場合でも、レーザーを内蔵するか外付けにするかで構成が変わります。
高速な電気信号を処理し、ネットワークやAIアクセラレーターへ接続する層です。CPOではASICと光エンジンの距離を短くし、信号損失と補償回路の電力を抑えます。
電子チップと光チップを高精度に接続し、光ファイバーまで実装します。歩留まり、熱設計、光軸調整、既知良品の判定、修理性が商用化の重要課題です。
光電融合部品をスイッチ、サーバー、分散データセンターへ組み込みます。部品単体の性能だけでなく、運用時の消費電力、障害対応、標準化、総保有コストで採用が決まります。
「光電融合関連」というテーマだけで企業を一括りにすると、競争関係を誤ります。光源メーカー、PICメーカー、DSP・スイッチ半導体企業、先端実装企業、システム事業者は同じエコシステムにいても、顧客と収益源が異なります。直接競合は、同じ実装段階・同じ製品・同じ顧客市場で比較する必要があります。
日本ではNTTグループがIOWNの中核技術として光電融合デバイスを段階的に展開しています。海外ではIntelの光コンピュート接続、BroadcomやMarvell、NVIDIAのCPO、Ayar Labsの光I/Oチップレットなど、異なる入口から商用化が進んでいます。
技術仕様や計画は各社の公表内容に基づきます。将来目標と量産実績は分けてご確認ください。
勝敗は光チップの性能だけでなく、電子回路、レーザー、パッケージ、テスト、ファイバー接続、システム運用までを量産可能な形でつなげられるかで決まります。企業を調べる際は「光電融合に取り組んでいるか」ではなく、「どの階層で、誰に、何を供給するか」まで確認してください。